CEO捷碼CEO Rajeev Madhavan：Make it happen！
堅持先進製程IC設計路線　以精密計算市場策略搶攻市佔

Digitimes 產業會員網
　

宋丁儀／CEO

2008/06/18

Rajeev Madhavan自1997年創立IC設計自動化平台業者捷碼科技(Magma)以來，一直出任董事會主席兼首席執行長(CEO)。在創立捷碼以前，他曾任美國Ambit 設計系統公司(Ambit Design Systems)總裁兼首席執行長。更此之前，Madhavan曾與他人合作創立LogicVision，負責工程部總監一職。

圖說：捷碼CEO Rajeev Madhavan。宋丁儀攝

Madhavan 擁有印度KREC Surathkal學院電子與通訊學士，並獲得加拿大安大略省皇后大學電機工程碩士。過去幾年來在他帶領下，捷碼每季的營收屢屢創新高，最新1季(至 2007年11月~2008年1月)的營收更改寫5,570萬美元的歷史紀錄。捷碼在EDA產業中成長率特別突出，且絲毫未受電子業淡季的影響，業績呈現持續增長的走勢。

當問及Madhavan是怎麼辦到的？皮膚黝黑的Madhavan露出笑容與雪白的牙齒直率地說：「市佔率！」。

捷碼在IC自動化設計平台產業中排行老4，規模與前3大業者益華(Cadence)、新思(Synopsys)和明導(Mentor)落後一大截，不過相較於前3者平穩成長，捷碼近年來的成長潛力卻絲毫不遜色，Madhavan坦言，成長力來自於奪下競爭同業的市佔率。

擁有著印度姓氏的Madhavan笑說，這就像是喊著「Make it happen！」果然，它真的發生了。

究竟這過程中是怎麼發生的？其實捷碼自有1套經過精密計算的市場策略與步驟，而這確實奏效了，它讓捷碼不斷地從成長中茁壯。

Madhavan 解釋道，捷碼從每1回推出新的IC設計平台，所針對的市場都大不相同，從開始的IC設計布局繞線(Place & Route)、合成(Synthesis)、驗證(Verification)到電路模擬(simulation)工具平台，產品線逐漸由點放大至線、面，競食的市場對手也逐漸從益華、新思遍及到明導。

捷碼的茁壯某種程度就代表，競爭對手市場空間正點滴地流失當中。1位半導體業者便觀察，近年來IC設計自動化工具業者入門門檻愈來愈高，一方面是能夠順利長大到得以掛牌(IPO)公司愈來愈少了，另一方面，隨著半導體製程技術愈來愈先進，既有IC設計自動化工具業者已在市場佔據一定的市場位置，小型業者生存空間更難在石縫之中生存。

但即便如此，需要IC設計自動化工具的IC設計業者與晶圓代工廠，仍不願意明顯獨厚某1家的IC設計工具平台，而希望能夠「雨露均霑」，尤其晶圓代工廠近年來積極發展「製造化設計」(Design For Manufacture；DFM)，需要與IC設計自動化業者緊密的合作，因此向來走先進製程IC設計路線的捷碼，儘管規模不能與3強並立，但卻具有足夠成長的柴火動力，在列強環伺之下積極爭取持續成長的空間。

究竟捷碼是如何成功的？Madhavan是以什麼錦囊妙計帶領捷碼成長，以下是Madhavan的專訪紀要：

問：目前IC設計自動化的技術趨勢為何？

答：過去數位IC設計較為人所熟悉，數位IC設計流程也相對較為容易，更容易以自動化代勞，因此設計流程僅需要短短2~3個月。但相對於數位IC設計，類比IC設計可就複雜得多，它必須仰仗更多IC設計工程師的專業經驗所累積，因此設計流程更慢些，往往需耗時9個月以上。

所以當我們談系統單晶片概念時，是否思考到如何協調這兩者。如果沒有，設計流程，數位設計團隊便須配合類比團隊的步調，就很可能導致市場時效的嚴重流失，而如何協調這兩方就成為設計者在混訊訊號、單晶片設計時面對的重大挑戰。

這個挑戰對捷碼來說也相當重要，因為能夠進入這樣全新的市場也就代表掌握了全新的里程碑，捷碼必須找出在類比、混訊晶片IC設計的全新定位，同時也要讓市場知道，未來類比和數位設計團隊不再只是悶著頭個別獨立工作，而是能夠對彼此的設計空間有1個清晰的了解、緊密地整合成為一體。

同時，這也凸顯出1個問題，就是在EDA產業中，未來整合性的平台將是必然趨勢，過去以1個點狀工具(point tool)很可能可以獲得客戶青睞，但是在數位與類比及混訊IC時代來臨後，也連帶地讓整合性平台成為必然趨勢，EDA業者必須能夠符合客戶多種IC設計要求，同時，能讓客戶在進入市場(time to market)仍掌握絕佳的時機。

問：您所提到的數位與類比設計流程中的不協調問題，未來是否有機會改觀？如何改變這類的設計難題？

答：類比或是混合信號設計工具無法像數位IC設計工具一樣，緊跟摩爾定律(Moore’s Law)同步發展。類比、混合信號的設計需要更進一步的結合與進化。目前類比設計流程及其團隊，與數位設計是彼此相互隔離的，類比積體電路很大的程度上仍然需要全部訂製，而且要艱辛地採用手工繪製草圖。

除了成本相當耗時又容易出錯外，電晶體等級(transistor-level)的類比設計風格也不允許將現有的設計，輕鬆地移植到新的晶圓代工廠(foundry)，或是更新的技術製程節點(process/technology node)。

相反的，這類設計若要有效的移植，需要從頭開始進行電路的重新設計。透過比較進化的設計平台，類比IC設計者可以將自己的專業知識應用於第1層電路設計裡，或移植到新的技術節點上也會更方便些。

此外，傳統的流程中，晶片修整完工(chip finishing)是需要手工干預、相當耗時的工作，但是透過進化的流程，而且必須是完整而自動化地完成晶片修整流程，這個流程要能夠同時影響類比和標準單元(standard-cell)組件的晚期階段工程命令(ECOs)，卻不至於導致嚴重的延期，這是非常關鍵的工作。

舉例而言，傳統的類比IC設計平台就像是過去的DOS作業系統，相較於屬於Apple等級的數位IC設計平台，前者早就應該被淘汰了！只因為兩者相距甚多。或許有人會覺得這樣的比喻有點言過其實，但實際上一點都不會太誇張。

問：過去EDA產業從數位IC設計平台轉進類比IC整合平台的歷程為何？您認為其市場意義及對產業的影響何在？

答：過去3年裡面，EDA產業的成長已漸趨平穩，但市場未來仍有成長的空間，主要是來自於整合數位與類比IC設計自動化平台，以單一EDA企業來說，可從內部研發著手，也可以採取較快的向外策略性購併。

以對內的研發策略來說，我們以耗費營收比重接近30%的研發費用投入新作業平台的開發，並在3年之內，以數10位研發人員投入新平台開發，在EDA產業中，這樣的研發資源相對於同業益華、新思或是明導，都已是相當高比例的研發投資。

在對外策略方面，我認為單一企業可以更為積極，EDA產業中近年來不斷發生購併的案例，捷碼也不例外，估計在2~3年之內已投入5,000萬美元以上進行購併，並從技術本位做為購併的出發點，進行整合型平台布局，這使得捷碼逐漸由過去數位IC布局繞線(Place & Route)跳脫出來，我期待未來捷碼能夠在數位IC及類比IC平台，各擁有40%以上的營收比重，兩者之間更為均衡地發展。

也正因為整體營運結構上的轉變，才使得捷碼近年來營收呈現不斷躍升之勢。觀察過去這幾年的EDA產業，我們擁有20%的成長率，已經高出產業平均成長率的倍數以上。我們甚至可以樂觀預期，2008年營收將持續成長20%以上，這樣的成長力道，主要就來自於我們產品線的擴充帶動總體業績快速成長。

問：外界比較好奇的是，您剛才提到，捷碼如何在EDA三強鼎立中持續不斷的增加市佔率？回顧這樣的成長歷程是怎麼做到的？

答：這是1個頗為有趣的過程，從一開始捷碼確實是聚焦在IC設計布局繞線(Place & Route)市場的公司，當時市場規模約僅4.25億美元，捷碼所推出的第1個產品是1999年的Blast Fusion，主要競爭對手鎖定Avant！及益華(Cadence)，當時我們想要改變遊戲規則，所以把焦點放在布局時序(timing)分析、訊號整合(signal integrity)、功耗及良率(yield)上，不過遇到的問題是，如何在設計效能與設計速度上取得平衡點(tradeoffs)。

到了2003年，那時候的市場改變了，捷碼再度推出Blast Creat想要再度擴充市佔率，在整體規模約9.75億美元的市場中再度將競爭對手對準新思，所以除了推出整合度較高的實體設計平台，也強化平台的容量，達到可以分析百萬級電晶體設計(multimillion-gate design)等級，也就是從策略規劃面，從點狀式設計平台跨入到整合型設計平台市場。

不過市場到2005~2006年時又出現新氣象， EDA產業也再度擴增到14億美元的規模，從IC設計實施(implementation)再度跨入驗證(verification)領域。例如我們設計的Quartz DRC/LVS是第1個IC驗證工具平台，讓設計者在IC在光學顯示(lithographic)、銅製程化學機械研磨(CMP)獲得更精確的計算。

接著2006年之後，整個EDA市場也一路成長到27億美元，IC電路模擬(simulation)需要平行運算及更快速的模擬引擎，於是大部分的EDA廠商開始積極投入此領域。

回顧過去幾年在數位IC設計的領域上，捷碼的競爭對手主要是新思，隨著這次全新類比平台Titan的推出，也再度將捷碼推升到另外1個全新領域，就競爭的局勢來看，我們再度挑戰益華的市場領導地位，所以現在捷碼滿滿都是競爭對手。

問：就專注於先進製程技術的捷碼而言，與晶圓代工業者及IC設計業者緊密合作是相當關鍵的成功要素，請您談談目前捷碼此面向的布局？

答：捷碼在先進製程技術方面，可說較市場領先，尤其與台灣重要晶圓代工業者台積電、聯電都投入45奈米以下製程技術共同研發工作，目前已經協助晶圓代工業者完成數項尖端45奈米技術設計的完成設計(tape out)，往後的32奈米設計案也正在進行當中。每年台積電都會參加的設計自動化論壇(DAC)，推出全新版的參考設計流程(Reference Flow)，2008年我們也不排除與台積電進一步在新版設計流程共同合作。

捷碼過去派出大批人馬與台積電設計服務團隊合作，計花費花1 年時間，才於2006年通過台積電Reference Flow 7.0的認證，這項合作可以說打通了雙方合作的關節，隨後2007年雙方更在Reference Flow 8.0 提供更完整的設計流程，甚至我們可以自豪的說，不僅在台積電的線上作業系統(TSMC on-line)上可以見到我們的系統驗證成效，台積電更把捷碼的平台當成其黃金模型之一(golden model)，等於在台積電正式的設計流程問世之前，與捷碼合作就是對其模型最佳品質校正(QA)。除了台積電，與聯電、特許半導體及中芯國際也形成類似的合作模式。

半導體業者所熟知的幾大IC設計業者如包括博通(Broadcom)、高通(Qualcomm)及恩威迪亞(NVIDIA) 等都是捷碼重要客戶，在手機產品線，諾基亞手機內基頻IC幾乎全部採用捷碼設計平台所設計，而手機IC往往就是最倚賴先進製程技術的，足見設計工具在低功耗、先進製程的設計實力。

問：捷碼過去在檯面上較為低調，請您談談往後台灣或亞太市場是否將較為積極布局？

答：捷碼過去的產品線比較強打在先進製程領域，未來在市場策略方面，捷碼將朝EDA完整解決方案工具提供者前進。目前在台灣地區很多無線通訊客戶與捷碼合作，尤其是手機晶片設計業者。已約有5~6家客戶考慮與捷碼在先進製程合作，許多客戶直接跳過90奈米朝向更先端的65奈米製程前進。

我們相當重視亞太區市場，未來在研發方面會將重心放在印度、大陸。就我所知，德儀(TI)約有8成以上晶片的設計(tape-out)在印度作業，意法半導體 (STMicroelectronics)也有約千人研發團隊進駐印度，我知道現在印度已經不易見到0.13微米以上的製程技術晶片，這樣的技術進步是非常驚人的。

在大陸市場方面，現階段多數客戶仍停留在0.13微米以上製程技術，所以未來會是大有可為的市場，捷碼目前在北京、上海都設有據點。捷碼營收中約有15%來自亞太區，在全新的1年裡，捷碼亞太區的營運仍將維持不錯的高成長，同時亞太區2008年也有擴增規模的成長空間。