联络我们 新竹市科学工业园区园区二路11号8楼
繁中 | 簡體 | En
翊杰科技股份有限公司成立于1999年，是客户委托自有规格ASIC 和系统单芯片 (SoC) 前段及后段数模混合设计解决方案的领导供货商。EES为全球IC设计公司与系统公司提供设计以及统包(量产)服务。业内已认可本公司能力包括ASIC设计的规格讨论与制定, 研发工程实力及背景、海外客户委托设计及完成经验、以及能精确符合设计需求, 和客户共同解决技术及量产经验。

EES利用先进的设计技术而证明可对客户提供最佳的解决方案、达成客户的业务目标。EES也提供有效的设计方法以及一系列先进的硅智财(IP)和专业人才，能协助客户迈入奈米的设计领域。EES的总部位在台湾的新竹市，亦有派驻韩国的代表。毅杰信息技术（上海）有限公司的总部成立于上海，并有深圳分公司。

管理团队

苏进成

执行长兼总经理

  • 于台湾交通大学获得学士学位后远赴加利福尼亚州圣克拉拉大学获得电子工程学硕士学位，并在圣荷西州立大学完成MBA课程
  • 自1986年至1998年任职加州圣荷西 益华计算机台湾区董事兼高级经理，并于任职期间担任多家公司行号之要职及相关顾问，如Skylan Communications, 上海华杰IC技术及大连杰码科技‧除此之外还有加拿大多伦多的PerfiSANs Networks,INC.和加利福尼亚州帕洛阿尔托的Dragon Venture, Inc. 等公司‧并于1999年创立翊杰科技股份有限公司‧

张宝兴

营运副总

  • 进入翊杰科技前先后于亚洲第一家IC设计公司太欣半导体、飞利浦半导体(NXP)、致伸科技及凌阳科技等大厂担任执行董事及副总等重要管理决策职位‧有着半导体设计相关近30年以上丰富的经验，并于2007年加入翊杰科技担任策略及营运副总职位

李世蕴

业务副总

  • 于美国田纳西理工电气工程学系取得硕士学位
  • 后续于益华计算机及泰瑞达等科技大厂担任领导职位超过20年以上，期间负责销售并成功拓展台湾业务

林圣凯

研发工程处副总

  • 于台湾交通大学取得电子学士学位及硕士学位
  • 累积超过30年IC设计及研发经验
  • 重要成就 Low power energy meter IC / Low power architecture and design/ 2016~2017 Low power industrial IoT IC / Low power architecture and design/ 2017~2018 Ultra low power IoT combo SoC / Ultra power architecture and design/ 2018~2019
  • 先后任职于益华计算机及联华电子，主持过多项研发计划，专长于低功耗电路设计、RF+ DSP芯片整合、RF+MCU芯片整合、设计工具研发、集成电路设计及实体设计等，累积许多半导体相关研发工程经验并于2000年加入翊杰科技

杨旭界

项目管理处处长

  • 于台湾成功大学电机系毕业后再取得电机研究所硕士学位
  • 先后任职于盛群半导体、智原科技及凌阳科技等半导体IC设计公司并担任要职，于2010年加入翊杰科技并负责IC设计方案、项目管理以及芯片测试、量产经营管理

童彦彰

Analog研发工程处处长

  • 毕业于台湾成功大学，主修电机工程
  • 累积超过20年以上混合讯号产品设计及研发经验
  • 先后任职民生科技、凌阳科技、迅杰科技等IC设计公司，担任设计主管及技术长等研发职位，并申请多项设计专利，量产的设计经验涵盖PC、Sensor、影像、高速接口、通讯、电源等方面产品并于2018年加入翊杰科技

郭钧豪

Digital研发工程处资深经理

  • 毕业于交通大学，主修电子工程
  • 累积超过25年数字IC设计及研发经验
  • 先后任职于旺宏电子(MXIC)、鑫创科技、京宏电子及Megachips，并参与工研院的合作计划及国科会项目
  • 曾参与多项IC设计计划Graphic Controller、LCD projector Controller 、 CF Card Controller design 、 DSC数字相机控制芯片IP整合，数字相框Controller design 、 Video De-Interlace、e-Book Controller IC开发。并于2022年加入翊杰科技

里程碑

1999年成立、总部设立于台湾新竹
2000年于台北成立设计中心
2001于圣荷西成立美国办公室
2001年于中国上海成立合资公司
2002年4月ISO 9001- 2000认证
2006年于上海成立 毅杰信息技術（上海）有限公司
2007年与Arasan芯片系统公司策略联盟推动USB IP及设计服务在中国销售
2008年 协助客户完成规格制定,设计电感式触控ASIC及量产, 客户成为全球唯二拥有专利的电感式触控的供货商,成功进入触控市场
2009 年MIPS科技与翊杰科技共同合作完成CPU 硬核设达到超过900 Mhz (TSMC65nm) ，开始为中国大陆与台湾的半导体公司提供MIPS架构方案
2011 年与韩国客户合作开发电容式式触控ASIC并成功进入量产
2012 年与客户合作开发超低功耗 (超过10个可关闭电源、休眠低于1 uA) M0 base ASIC设计服务，进入数字测量仪表客户
2014 年与客户合作开发高阶测试仪器控制ASIC及相关客制化模拟及数字IP，并成功进入量产，客户产品线及竞争力提升
2016 年与客户合作开发DAB ASIC及相关客制化模拟IP,并协助客户导入55nm制程低功耗架构及设计，并顺利进入量产
2018 年与领先RFIP (Zigbee, BLE5, BLES5.1)厂商策略联盟,为客户完成首颗工业4.0物联网 SoC ASIC 单芯片‧包含规格制订、IC设计、验证及生产，成功进入AI/IoT 的领域
2021年，与RFID系统客户和国立台湾科技大学合作，完成用于能量采集的超低功耗MCU和RFID温度RFID标签项目(经济部科技研究发展专案产业升级创新平台辅导计划)
2023年第一季度，EE Solutions Inc成功与Fabless IC Design客户联合开发AI/ML功能实时机器学习和认知ASIC，实现多功能量产

翊傑科技成功事迹


    • ▸ 过去超过800件准时且成功的产品Tapeout，其中并包含许多市场中最复杂的设计
    • ▸ 与许多方案供货商建立密切伙伴关系
    • ▸ 有广泛的IP选择方案
    • ▸ 对目前先进技术, 都有实际操作且成功的经验
    • ▸ 严格控制客户的数据安全
    • ▸ 迅速且负责的邻近据点工程支持
    • ▸ 质量导向的标准化作业流程
    • ▸ 具竞争力的NRE与单价
    • ▸ 灵活且客制化的商业模式


设计要点:
  • 制程: 180nm LP 1P5M
  • 逻辑闸数: 200K
  • 频率: 30MHz
  • 硅智财:
    • 低噪比较器
    • 电源管理单元
    • 超低静态电流功率
    • 模拟数字转换器

状态: 已量产

产品设计面临之挑战:
  • 待机电流 < 1.0uA
  • RF接口低噪讯号处理
设计要点:
  • 制程: 180nm GP 1P5M
  • 逻辑闸数: 100K
  • 频率: 30MHz
  • 硅智财:
    • 低噪比较器
    • 可编程增益控制器

状态: 已量产

产品设计面临之挑战:
  • 可编程增益控制器
设计要点:
  • 制程: 55nm LP 1P7M
  • 逻辑闸数: 1M+ 30 Macro
  • 频率: 100MHz
  • 硅智财:
    • RF 收发模块
    • 低功耗SRAM

状态: 已量产

产品设计面临之挑战:
  • 超过10个电源领域
  • CPF/UPF 设计
设计要点:
  • 制程: 180nm LP 1P5M
  • 逻辑闸数: 20K+ 4Macro
  • 频率: 1000 MHz
  • 硅智财:
    • 低压伪ECL
    • 超低抖动 PLL

状态: 已量产

产品设计面临之挑战:
  • 超低抖动 PLL
  • 低压伪ECL
设计要点:
  • 制程: 180nm LP 1P5M
  • 逻辑闸数: 20K+ 20Macro
  • 频率: 40 MHz
  • 硅智财:
    • 传感器

状态: 已量产
设计要点:
  • 制程: 28nm LP 1P7M
  • 逻辑闸数:2M+ 200Macro
  • 频率:: 333 MHz

状态: 已量产

产品设计面临之挑战:
  • 内存自我测试架构设计
    • MBIST diagnosis fail location
    • MBIST gate count reducing
    • Congestion handling of MBIST groups
    • Balance the MBIST gate count and congestion
设计要点:
  • 制程: 65nm LP 1P6M
  • 频率: ~400Mhz

状态: 已量产

产品设计面临之挑战:
  • 多重电压/电源设计
  • 2个可关电源/1个不关电源
  • 低电压时序优化
  • 多重电压时序优化
设计要点:
  • 制程:: 55nm ULL 1P7M
  • 逻辑闸数:10M+30 Macro
  • 频率: 850MHz

状态:工程品

产品设计面临之挑战:
  • Multi-corner/multi-mode 优化
  • 高速 850Mhz CPU 硬核整合
  • Data-cache/Instruction-cache 速度为 750Mhz
  • 以优化信号偏移达到850Mhz
  • 低功耗跟高速设计的融合
设计要点:
  • 制程: 65nm 1P9M
  • 逻辑闸数: ~6M+ ~100 Macro
  • 频率: 650MHz
  • 硅智财
    • DDRII/ III
    • 模拟前端设计
    • MIPS24Kec
    • 多重规格译码器
    • LVDS
    • HDMI
    • Video decoder w/ Comb filter
    • Scaler

状态: 已量产

产品设计面临之挑战:
  • Multi-corner/multi-mode 优化
  • 电源优化
设计要点:
  • 制程:90nm 1P7M
  • 逻辑闸数: 450K+40 Macro
  • 硅智财
    • USB PHY
    • Audio DAC/ADC
  • 频率:: 100MHz

状态: 已量产

产品设计面临之挑战:
  • Multi-corner/multi-mode 优化
  • 漏电优化
设计要点:
  • 制程: 90nm 1P7M
  • 逻辑闸数: 500K+42 Macro
  • 频率: 100MHz
  • 硅智财
    • USB PHY
    • audio DAC/ADC

状态: 已量产

产品设计面临之挑战:
  • Multi-corner/multi-mode 优化
  • 漏电优化
设计要点:
  • 制程: 90LP 1P6M
  • 逻辑闸数: 470K+17 Macro
  • 频率:120MHz
  • 硅智财
    • 多重电压IO
    • Bandgap
    • ARM11 硬核

状态: 已量产

产品设计面临之挑战:
  • 数字接口时序修正
  • 时序优化
  • RDL层电源分布优化
设计要点:
  • 制程:55nm LPE 1P7M
  • 逻辑闸数: 8M+ 200 Macro
  • 频率: 400MHz
  • 硅智财
    • 高速DSP
    • RF macro
    • Fractional PLL

状态: 已量产

产品设计面临之挑战:
  • DDR 界面
  • RF接口低噪讯号处理
  • 高速内核优化
  • 以 CPF/UPF 流程来关闭电源

翊杰科技所提供的服务


本公司由RTL设计起、经由完成P&R而直到最后IC产品的封装与测试，都能提供全方位的灵活且多样化服务模式 (例如ASIC生产所要的系统规格、GDS所用的RTL/Netlist、晶圆或IC封装所用的GDS)。EE Solutions也联合许多抱有共同目标的设计伙伴，能协助IC或系统公司加速完成他们的设计。HDMI Tx/Rx、Ethernet 10/100M MAC/PHY、PCI Express PHY/Controller、USB 2.0 high-speed OTG、SerDes等都是我们知识产权的例子。自翊杰科技成立起已经为全球IC或系统领导公司生产了数百万颗IC产品。本公司可靠且杰出的服务已为我们建立良好的声誉。



  • 由RTL到量产
  • 由Netlist到量产
  • DFT/Scan insertion、JTAG insertion、ATPG、pattern模拟、MBIST
  • 阶层式设计分割
  • STA
  • 实体合成
  • 时钟树合成
  • Place & Routing - single pass
  • 串音分析和自动修正
  • 正式检查
  • 布局图转移
  • 布局图验证
  • 时序验证
  • 合成
  • 闸级时序验证
  • DFT/Scan insertion、JTAG insertion、ATPG、pattern模拟、MBIST
  • RTL设计准则检查–floating input/output、combinational loop clock report
  • 测试向量的转换
  • IP开发和整合
  • FPGA netlist转为ASIC netlist–内存重组、单元转换等
  • 合成
  • 闸级时序验证
  • 系统架构
  • 前端设计，包含数字RTL和模拟设计
  • 合成和DFT
  • 后端流程：包含AP&R、晶圆制程、测试、和封装
  • 后勤
  • 设备驱动器的开发；甚至操作系统核心的移植